描述
使用MIG QDRII + SRAM示例设计时，qdriip_cq_n信号在MAP中进行优化。
这是预期的行为吗？
解
如果内存接口低于250MHz，则可以安全地忽略这些警告。
qdriip_cq_n时钟仅供相位检测器电路使用，但该逻辑在250MHz以下的存储器速率下关闭。
因此，在250 MHz下运行的QDRII +设计中不需要这些信号。
修订记录：
2/09/2014更新了内容
使用MIG QDRII + SRAM示例设计时，qdriip_cq_n信号在MAP中进行优化。
这是预期的行为吗？
如果内存接口低于250MHz，则可以安全地忽略这些警告。
qdriip_cq_n时钟仅供相位检测器电路使用，但该逻辑在250MHz以下的存储器速率下关闭。
因此，在250 MHz下运行的QDRII +设计中不需要这些信号。
修订记录：
2/09/2014更新了内容
没有回复内容