Virtex-7 FPGA VC707评估套件 – PCIe设计创建PDF（XTP144）不正确的emcclk LOC约束

描述

（VC707） PCIe设计创建 （ vc707_PCIe_pdf_xtp144_13.4.pdf）第21页指出：

[..]

– 添加此行：
NET“emcclk”LOC = AP24 | IOSTANDARD = LVCMOS18;
[..]

但是，修改设计以将此额外约束添加到UCF文件会在编译设计期间导致MAP错误：

错误：MapLib：30 – emcclk上的LOC约束AP24无效：器件上没有此类站点。要绕过此错误，请设置环境变量“XIL_MAP_LOCWARN”。

我该如何解决这个问题并编译设计没有错误？

解

该LOC到引脚AP24是来自先前架构的传统约束。

对于VC707，“emcclk”引脚是AP37，而不是AP24。

UCF文件中的LOC约束应为：

NET“emcclk”LOC = AP37 | IOSTANDARD = LVCMOS18;

VC707 PCIe设计创建PDF已更新，以反映此正确约束。