首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
评分
分享
QQ空间
微博
QQ好友
海报分享
复制链接
首页
社区
FPGA CPLD
FPGA常见问题
正文
复位过程中会出现数据通道错乱现象,增加reveal采数据后又正常,请问怎么解决?
ii1397
9年前发布
85
2
该帖子内容已隐藏,请评论后查看
登录后继续评论
登录
注册
请登录后发表评论
登录
注册
回复
2
只看作者
最新
最热
wuzhihua2
1
ii1397
作者
0
搜索
开启精彩搜索
热门帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
这个覆盖率在 合理范围内。复位过程中会出现数据通道错乱现象。如果能抓复位结束的沿,有没有这样做过测试,就以复位的上升沿作为触发。复位导致计数器异常 应该不会 ,我怀疑还是时序导致的。做个这样的测试 将复位信号和cnt[0] 拉到示波器上,看看是不是由于reveal的采样设置不对,导致你最reveal抓的数据与实际不符。你那个计数器是怎么写的,改成同步置位试试。
改成同步置位试了试解决了,比较麻烦的是我们逻辑都是异步复位,同步释放,全局复位连到ip的复位时序的保持时间也很难满足,要跑多种子。