用于PCI Express的AXI桥接器 –  Spartan-6 32位接口AXI发起写入请求会产生格式错误的TLP-Altera-Intel社区-FPGA CPLD-ChipDebug

用于PCI Express的AXI桥接器 – Spartan-6 32位接口AXI发起写入请求会产生格式错误的TLP

描述

发现版本:1.02.a
已解决的版本和其他已知问题:请参阅(Xilinx答复44969)

当使用仅在Spartan-6器件上可用的32位接口时,从桥的AXI侧发起的1 DW写操作将导致PCIe存储器写TLP,其中第一个双字节字节使能,最后一个双字节字节使能是一样。 PCIe规范不允许这样做,因为1 DW或更小的数据包应将最后一个字节启用字段设置为“0000”。

此问题已在v1.03a中修复,该版本将在ISE 14.1软件中发布。在ISE 14.1发布之前,如果需要解决此问题,请打开Xilinx支持案例并参考此答复记录。如果链接伙伴器件正在检查字节启用字段,则可能导致致命错误情况。要解决此问题,如果系统允许,可以在链接伙伴器件中禁用致命错误报告。

修订记录
03/05/2012 – 初始版本

注意: “找到版本”列中列出了首次发现问题的版本。该问题可能也存在于早期版本中,但尚未执行特定测试以验证早期版本。

请登录后发表评论

    没有回复内容