用于PCI Express的AXI桥接器 – 在根端口模式下，如果内存读取TLP和配置TLP同时未完成，则内存读取完成可能会丢失

描述

发现版本：1.02.a
已解决的版本和其他已知问题：请参阅（Xilinx答复44969）

用于PCIe的AXI MM桥设计用于在发送配置TLP时阻止发送内存读取TLP。这样做是为了使桥可以安全地假设返回的完成是针对配置请求的，这使得完成布线选择的时间更少。但是，在某些情况下，如果配置请求TLP处于挂起状态并且正在从AXI接口接收到读取请求，则在配置完成仍未完成时，会错误地传输内存读取TLP。虽然从PCI Express角度来看这是合规的，但桥不是为处理这种情况而设计的。

结果是，内存读取请求数据的完成将被错误地布线并在AXI MM桥内部清除，而不会返回到AXI接口。

解

此问题已在v1.03a中修复，该版本将在ISE 14.1软件中发布。在ISE 14.1发布之前，如果需要考虑此问题，请打开Xilinx支持的案例并参考此答复记录。要解决此问题，在完成枚举和配置链接伙伴器件的所有配置请求之前，请勿从AXI端发送读取请求。

修订记录
03/05/2012 – 初始版本

注意： “找到版本”列中列出了首次发现问题的版本。该问题可能也存在于早期版本中，但尚未执行特定测试以验证早期版本。