用于PCI Express的AXI桥接器 – 使用根端口配置,实际上不以BAR为目标的数据包可以传递到AXI存储器映射桥-Altera-Intel社区-FPGA CPLD-ChipDebug