用于PCI Express的AXI桥接器 – 使用128位接口(x8 Gen 1或x4 Gen 2),数据完成时出现阵列大小不匹配,状态为Completor Abort或Unsupported Request-Altera-Intel社区-FPGA CPLD-ChipDebug

用于PCI Express的AXI桥接器 – 使用128位接口(x8 Gen 1或x4 Gen 2),数据完成时出现阵列大小不匹配,状态为Completor Abort或Unsupported Request

描述

发现版本:1.02.a
已解决的版本和其他已知问题:请参阅(Xilinx答复44969)

使用128位接口(x8 Gen 1或x4 Gen 2)时,桥接逻辑中存在导致阵列大小不匹配的问题,从而导致仿真运行时错误和在硬件中设置的错误位。仅当收到状态为完成中止或不支持请求的完成TLP时才会发生这种情况。

收到完成TLP并且成功完成以外的状态是不常见的,因此遇到此问题的可能性很低。此问题已在v1.03a中修复,该版本将在ISE 14.1软件中发布。在ISE 14.1软件版本之前,如果需要考虑此问题,请打开Xilinx支持的案例并参考此答复记录。

修订记录
03/05/2012 – 初始版本

注意: “找到版本”列中列出了首次发现问题的版本。该问题可能也存在于早期版本中,但尚未执行特定测试以验证早期版本。

请登录后发表评论

    没有回复内容