Virtex-7 485T通用ES  – 已知问题主答复记录-Altera-Intel社区-FPGA CPLD-ChipDebug

Virtex-7 485T通用ES – 已知问题主答复记录

描述

该答复记录突出了与软件和IP相关的Virtex-7 FPGA通用工程样品(ES)程序的重要要求和已知问题。这些项目与针对Virtex-7 485T通用ES FPGA器件(XC7V485T GES)的设计特别相关。可能存在其他硅限制,因此请参考器件随附的通用ES勘误表。

当有关已知问题,补丁,IP支持等的新信息可用时,此答复记录会经常更新。请经常查看最新信息。

软件要求

  • Xilinx下载中心提供的ISE 13.4或更高版本,用于Virtex-7 485T器件的通用ES芯片
  • 最后支持的版本是ISE 14.3 / Vivado 2012.3 Design Suite
  • 补丁 – 这是针对Virtex-7通用ES芯片的ISE / Vivado设计套件的可用补丁的完整列表
    • 所有用户都需要14.2补丁:
    • 根据用途需要的补丁:

软件已知问题

IP要求

所有7系列IP核在CORE Generator“状态”字段中列为预生产。在通用ES FPGA器件上支持预生产内核取决于Xilinx硬件验证,该验证在整个ES期间都在进行。经过硬件验证的IP仍然会随着验证和表征工作的继续而变化。有关最新信息,请参阅下面的IP已知问题答案记录。如果对特定IP核的硬件验证还有其他问题,请联系现场应用工程师。

IP已知问题

  • 用于PCI Express的7系列集成模块
  • XAUI
    • 所有通用ES芯片用户必须更新到ISE 13.4并使用XAUI v10.2版本
    • (Xilinx答复45705) LogiCORE IP XAUI v10.2 – ISE Design Suite 13.4的发行说明和已知问题
  • 以太网1000BASE-X PCS / PMA或SGMII
    • 所有通用ES芯片用户必须更新到ISE 13.4并使用1000BASE-X PCS / PMA或SGMII v11.2版本
    • (Xilinx答复45677) LogiCORE IP以太网1000BASE-X PCS / PMA或SGMII v11.2 – ISE Design Suite 13.4的发行说明和已知问题
  • MIG 7系列DDR3 SDRAM,QDR II + SRAM和RLDRAM II
    • MIG 7系列用户需要使用ISE Design Suite 13.4或更高版本提供的MIG 7系列v1.4,因为更新了校准更改和CKE / ODT实施变更,如(Xilinx答复45633) 7系列MIG DDR3 / DDR2设计咨询中所述 -更新了CKE和ODT的引脚放置规则;必须验证现有的UCF
    • (Xilinx答复45653)如果使用MIG DDR2 / DDR3内存接口,则需要补丁
    • (Xilinx答复45195) MIG 7系列 – 所有版本的发行说明和已知问题

其他重要事项

  • (Xilinx答复45360) Kintex-7,Virtex-7 GTX收发器 – 通用ES芯片的属性更新,问题和解决方法
  • (Xilinx答复50906)生产设计咨询Kintex-7 325T,410T和Virtex-7 485XT – GES和生产器件之间的比特流兼容性要求

修订记录

10/05/2012 – GES的更新
09/24/2012 – 次要更新;没有改变内容
09/18/2012 – 添加了其他重要项目部分
02/23/2012 – 更新了IP已知问题部分
02/16/2012 – 初始版本

请登录后发表评论

    没有回复内容