LogiCORE IP图像降噪v1.0,v2.0,v3.0  – 为什么输出图像看起来像是输入图像的重叠版本?-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE IP图像降噪v1.0,v2.0,v3.0 – 为什么输出图像看起来像是输入图像的重叠版本?

描述

为什么输出图像看起来像是输入图像的重叠版本?

当活动视频和HBLANK出现在同一时钟边沿时,定时检测电路存在已知问题。这导致内部定时检测错误地检测输入图像大小。

此问题将在下一版图像降噪核心中得到解决。

有关LogiCORE IP图像降噪发布说明和已知问题的详细列表,请参阅(Xilinx答复33750)

请登录后发表评论

    没有回复内容