用于PCI Express的AXI桥接器 – 用于Virtex-6 FPGA的x8 gen 1应发出DRC错误-Altera-Intel社区-FPGA CPLD-ChipDebug

用于PCI Express的AXI桥接器 – 用于Virtex-6 FPGA的x8 gen 1应发出DRC错误

描述

发现版本:1.02.a
已解决的版本和其他已知问题:请参阅(Xilinx答复44969)

用于PCI Express的AXI桥接器不支持配置为x8的Virtex-6器件。当针对Virtex-6器件并将其配置为x8时,EDK不会发出DRC错误。

EDK工具将允许生成位文件并且不会发出错误。但是,这在硬件中不起作用。将在核心的未来版本中添加DRC。

修订记录

03/05/2012 – 更正版本解析AR的链接。
01/31/2012 – 初始版本

注意: “找到版本”列中列出了首次发现问题的版本。该问题可能也存在于早期版本中,但尚未执行特定测试以验证早期版本。

请登录后发表评论

    没有回复内容