使用锁相环(PLL)节省功耗的技术有哪些?lattice_wiki6年前发布200采用锁相环(PLL)的几种技术可以节省功耗: 如果可用,使用启用引脚在不使用时关闭PLL。 节省可能在mA范围内。 调整分频器设置以使PLL的电压控制器振荡器(VCO)在数据表规范中保持尽可能低。。节省可能在mA范围内。 FPGAlattice莱迪思
没有回复内容