13.4 CORE Generator – 在EDK中生成网表无法删除ChipScope vdbl文件

描述

当我尝试为我的设计生成网表时，EDK中会出现以下错误：

“错误：EDK – chipscope_plbv46_iba_0（chipscope_plbv46_iba） – 错误删除 “<路径的EDK项目> /nt/run/implementation/chipscope_plbv46_iba_0_wrapper\tmp\_cg\chipscope_plbv46_iba_0_debug\_bbx\chipscope_plbv46_iba_0_chipscope_ila_v1_03_a_xst\chipscope_lib_v1_03_a\chipscope_lib_v1_03_a.vdbl”：没有这样的文件或目录“

解

当vdbl文件的路径超过256个字符时，会发生此错误。如果路径缩短为少于256个字符，则网表生成成功完成。

此问题计划在ISE Design Suite 14.1中修复。