用于PCI Express的AXI桥接器 –  AXI4从站接口上的1 DW写入事务在使用32位AXI数据宽度时会产生格式错误的TLP-Altera-Intel社区-FPGA CPLD-ChipDebug