Virtex-5 FPGA嵌入式三态以太网MAC Wrapper v1.8  – 使用SGMII或1000BASE-X模式时MAP期间的PhysDesignRules错误-Altera-Intel社区-FPGA CPLD-ChipDebug