Project Navigator  – 在Tcl shell标志中设置Project Property会导致GUI中未显示的解析错误-Altera-Intel社区-FPGA CPLD-ChipDebug

Project Navigator – 在Tcl shell标志中设置Project Property会导致GUI中未显示的解析错误

描述

当运行Tcl脚本来设置一些项目属性并运行bitgen时,我看到解析语法错误或错误。

但是,如果我在GUI中设置相同的属性,我没有看到错误。

有没有理由我会看到这种行为。

如果HDL文件中的translate_off和translate_on语句之间存在过多的错误,则会出现这种情况。

设置属性(成功与否)会导致重新解析项目源。

重新解析实际上完成了两次,一次用于综合,一次用于仿真。如果具有语法错误的文件被标记为可用于仿真,或实现和仿真,则仿真解析将标记transtlate_off和translate_on语句之间的语法错误。

对于实现,可以忽略这些错误,或者可以将有问题的文件标记为仅用于实现。但是,应在仿真运行之前更正语法。

请登录后发表评论

    没有回复内容