描述
发现版本： MIG v3.9
版本已解决：不修复
在硬件中运行MIG Spartan-6 FPGA MCB DDR2示例设计时，会发生读取数据错误。
如果端口数大于2，则运行250 MHz的内存接口和100 MHz的用户界面时会出现此问题。
如果存储器接口和用户接口都以125 MHz运行，则不会出现错误。
这个问题只出现在硬件中;仿真运行成功。
解
在长时间的读取命令期间会出现此问题。
即使读取FIFO已满，流程生成器也会错误地发出读取命令。这是MIG 3.9中的流程生成器的问题。
要解决此问题，请使用先前版本的MIG中的流程生成器。众所周知，MIG 3.4可以正确解决这个问题。
问题仍然存在于ISE 14.7（v3.92）中
没有回复内容