System Generator for DSP v13.4  –  TREADY始终存在于System Generator GUI上,但在Convolutional Encoder v8.0 CoreGen IP上是可选的。该旗怎么设置?-Altera-Intel社区-FPGA CPLD-ChipDebug

System Generator for DSP v13.4 – TREADY始终存在于System Generator GUI上,但在Convolutional Encoder v8.0 CoreGen IP上是可选的。该旗怎么设置?

描述

对于System Generator for DSP v13.4,TREADY始终存在于System Generator GUI上,但在Convolutional Encoder v8.0 CORE Generator IP上是可选的。

该旗怎么设置?

在Convolutional Encoder v8.0的System Generator GUI上,TREADY始终存在,但在CORE Generator GUI上是可选的。

在较新版本的IP中,卷积编码器要求TREADY始终可见,以便使用aresetn清晰地输入数据。

请登录后发表评论

    没有回复内容