Virtex-6 FPGA GTH收发器向导v1.9  – 示例设计的VHDL代码未正确实现-Altera-Intel社区-FPGA CPLD-ChipDebug