Project Navigator  –  X_ROC和T_ROC在Simulation Hierarchy中显示为未定义-Altera-Intel社区-FPGA CPLD-ChipDebug

Project Navigator – X_ROC和T_ROC在Simulation Hierarchy中显示为未定义

描述

如果我尝试Post-PAR Timing Simulation,问题标记出现在特定Xilinx仿真原语的左侧(例如,X_ROC和X_TOC)。

例:

以下屏幕截图中说明了此问题。观察在Testbench – > UUT下,“NlwBlockROC – X_ROC”和“NlwBlockTOC – X_ROC”左侧的方框内有问号。

带有问号的图标通常表示工具无法找到模块或模块所在的库。但是,仿真按预期完成。

这是一个我应该关注的问题吗?

在这种情况下,问号图标具有误导性,应予以忽略。

正在使用此图标,因为项目导航器没有用于将模块关联到的用户文件,因此使用默认的未定义模块图标。

请登录后发表评论

    没有回复内容