13.3 XST  – 即使值为“false”,Verific Parser save net属性也会阻止SRL推理-Altera-Intel社区-FPGA CPLD-ChipDebug

13.3 XST – 即使值为“false”,Verific Parser save net属性也会阻止SRL推理

描述

即使Save net属性设置为“false”,13.3 XST Verific Parser仍会阻止SRL推断。

当针对Virtex-5器件将-use_new_parser设置为“yes”时会发生这种情况。旧的XST解析器能够在save net属性设置为“false”时推断SRL。

这是新解析器中的已知问题。

要解决此问题,请在HDL代码中注释掉save net属性声明。

请登录后发表评论

    没有回复内容