ML605 – SO DIMM附带更新版本

描述

较新的Virtex-6 FPGA ML605评估套件配备1 GB DIMM，而前面板上的512 MB DIMM。此更改是由于内存制造商停止使用512 MB DIMM。

具有1 GB DIMM的ML605板需要应用下面详述的解决方案。

解

随附1 GB DIMM的ML605板需要应用以下解决方案。这允许1 GB DIMM作为512 MB DIMM使用。所有以前和未来的设计都适用于使用512 MB和1 GB DIMM构建的电路板。

所需的解决方案是使用MPMC或MIG将行地址13引脚连接到逻辑高电平。

512 MB DIMM是MT4JSF6464HY-1G1B1
新ML605主板上的1 GB DIMM是MT4JSF12864HZ-1G4D1

所有数据表均可在ML605网页上找到： http ： //www.xilinx.com/ml605

注意：行地址13引脚未连接到512 MB DIMM上的内存器件，因此它对512 MB DIMM附带的主板没有影响。
当行地址13引脚在1 GB DIMM上被驱动为高电平时，它会使一半可用内存，即产生的内存是原始大小的一半。

下一个过程描述了如何修改任何现有和/或未来的EDK设计，以便它们可以使用1 GB DIMM进行操作。对于任何基于MIG的设计，该概念都是相同的。

DIMM0

1.将以下内容添加到MHS文件的端口部分：
PORT fpga_0_DDR2_SDRAM_DIMM0_DDR2_RowAddr_pin_13 = fpga_0_DDR2_SDRAM_DIMM0_DDR2_RowAddr_pin_13，DIR = O

2.将此核心添加到MHS文件的最底部：

BEGIN util_reduced_logic
PARAMETER INSTANCE = AND_Gate
PARAMETER C_OPERATION =和
参数C_SIZE = 2
PARAMETER HW_VER = 1.00.a
PORT Op1 = 0b0＆0b0
PORT Res = fpga_0_DDR2_SDRAM_DIMM0_DDR2_RowAddr_pin_13
结束

3.将以下内容添加到UCF文件中：

净额fpga_0_DDR2_SDRAM_DIMM0_DDR2_RowAddr_pin_13 LOC = J15 | IOSTANDARD = SSTL15;

注意：上述解决方案允许512 MB DIMM的设计适用于1 GB DIMM，它使一半内存不可用。要访问完整的1 GB内存，需要将MPMC实例的基址修改为1 GB内存大小。