13.2时序/约束 – 如何在本地应用ENABLE和DISABLE约束?-Altera-Intel社区-FPGA CPLD-ChipDebug

13.2时序/约束 – 如何在本地应用ENABLE和DISABLE约束?

描述

如何在本地应用ENABLE和DISABLE约束?

目前,ENABLE和DISABLE约束只能在UCF中全局应用。但是,在PCF中,它们可以在本地应用于特定的TIMEGRP。它们的PCF语法如下:

TIMEGRP“name”ENABLE = timing_delay_name;
TIMEGRP“name”DISABLE = timing_delay_name;

例:

TIMEGRP“my_timegrp”ENABLE = Trck;

请登录后发表评论

    没有回复内容