用于LogiCORE CPRI的7系列集成包装 – IBUFDS_GTE2使用模型更改

描述

IBUFDS_GTE2原语驱动GTX参考时钟，每个Quad有两个IBUFDS_GTE2元件，如7系列FPGA GTX收发器用户指南（UG476）的图2-4所示，驱动GTREFCLK0和GTREFCLK1。常用模式是实例化一个IBUFDS_GTE2并驱动两个参考时钟之一。

当在Quad中仅实例化一个IBUFDS_GTE2原语时，有一个软件问题导致进入Quad的参考时钟的摆动设置不正确。因此，您需要更新实例化以考虑这些端口更改。

有关更多信息，请参阅（Xilinx答复43339） 。

解

本文介绍了软件工具13.2版中的一个问题，当实例化四元组中只有一个IBUFDS_GTE2时，参考时钟的电压摆幅设置不正确。

要解决此问题：

1. 实例化四元组中的第二个IBUDFDS_GTE2。
2. 将以下代码添加到顶级示例设计中：
   

   refclk1_ibufds：IBUFDS_GTE2
   港口映射（
   I => refclk1_p，
   IB => refclk1_n，
   => refclk1，
   CEB =>’0’，
   ODIV2 =>开放）;

refclk1_p和refclk1_n引脚是顶层设计中的输入端口。将它们作为四边形中未使用的IBUFDS_GTE2的输入。

例如，在XC7K325T中，收发器GTXE2_CHANNEL_X0Y8至GTXE2_CHANNEL_X0Y11占用四通道，其中参考时钟输入位于G8，G7（GTREFCLK0）和J8以及J7（GTREFCLK1）。如果在引脚G8和G7上输入参考时钟（示例设计中的refclk_p和refclk_n），则将refclk1_p和refclk1_n放在位置J8和J7中。

将新IBUFDS_GTE2的输出（上面代码中的refclk1）通过块级和收发器包装器布线到GTXE2_CHANNEL组件的GTREFCLK1端口。

如果在引脚J8和J7上输入参考时钟，则将refclk1_p和refclk1_n分别置于G8和G7。将refclk1输出通过收发器包装器布线到GTXE2_CHANNEL的端口GTREFCLK0。将CPLLREFCLKSEL端口设置为“010”以选择GTREFCLK1作为收发器的时钟输入。

有关更多信息，请参阅LogiCORE CPRI发行说明和已知问题（Xilinx答复36969） 。