Virtex-6 FPGA ML605评估套件 – 接口测试设计-Altera-Intel社区-FPGA CPLD-ChipDebug

Virtex-6 FPGA ML605评估套件 – 接口测试设计

描述

我正在尝试在Virtex-6 FPGA ML605评估套件上运行接口。

可以运行哪些测试来确保接口正常工作?

下面引用的Virtex-6 FPGA ML605评估套件文档和参考设计可在ML605支持页面上找到。

特征 测试设计 笔记
ML605
配置接口
配置模式引脚 ML605用户指南(UG534) 表1-33具有有效设置。假设BPI,Platform Flash和System ACE配置正确,可以测试模式引脚。
配置USB JTAG端口 ML605 BIST(XTP056) 参见“带有BIST设计的ML605程序”
配置BPI Flash ML605 BIST(XTP056)
配置系统ACE ML605 BIST(XTP056) 假设正确构建的System ACE卡。有关恢复内容,请参阅XTP055。
配置平台Flash XL ML605 BIST(XTP056)
电路板功能接口
板DDR3 SODIMM ML605 BIST(XTP056) 还使用ML605 MIG设计进行了测试。
板DVI PHY ML605 BIST(XTP056)
板PCIe边缘连接器 ML605 PCIe x4示例设计(XTP045) 也可以使用ML605 PCIe x8示例(XTP044)。
板SFP连接器 ML605 IBERT设计(XTP046) 需要Molex 74720-0501。
板USB 2.0主机 XTP048
板USB 2.0客户端 XTP048
板振荡器(200 MHz,差分) ML605 BIST(XTP056) 默认BIST示例使用套接字时钟。
板RJ45 – 以太网 ML605 BIST(XTP056)
板USB串行UART ML605 BIST(XTP056)
电路板电源监控接口(TI PMBus) (Xilinx答复37561) 需要TI USB EVM适配器;请参阅(Xilinx答复54022)
板I2C接口 ML605 BIST(XTP056)
板FMC-HPC连接器 XM105用户指南(UG537) 第29页。这是XM105夹层调试卡的用户指南。此卡具有DS5,DS6和DS7,表示电路板具有良好的电源。
调试策略将根据使用的特定夹层卡而有所不同。也可以使用XTP091。
板FMC-LPC连接器 XM105用户指南(UG537) 第29页。这是XM105夹层调试卡的用户指南。此卡具有DS5,DS6和DS7,表示电路板具有良好的电源。
调试策略将根据使用的特定夹层卡而有所不同。也可以使用XTP091。
板系统监视器接口 ML605 BIST(XTP056) 也可以使用专门的ML605系统监控器实例设计。
收发器接口
收发器RefCLK(差分) XTP046 这是IBERT示例,可以修改为使用SMA RefCLK
收发器SMA连接器(差分) ML605 IBERT设计(XTP046)
用户指定的接口
用户CLK插座连接器(单端) ML605 BIST(XTP056) BIST中的所有设计都使用套接字时钟源。
用户SMA CLK连接器(差分) 没有 这些是完全由用户驱动的I / O.一个好的测试是环回或监视范围上的差分I / O.
用户SMA连接器(差分) 没有 这些是完全用户驱动的差分时钟。可以修改示例设计以使用它们而不是插座振荡器。
用户LED ML605 BIST(XTP056)
用户DIP开关 ML605 BIST(XTP056)
用户PushButtons ML605 BIST(XTP056)
用户液晶显示器 ML605 BIST(XTP056)
请登录后发表评论

    没有回复内容