Spartan-6 FPGA SP601评估套件的设计咨询主答复记录-Altera-Intel社区-FPGA CPLD-ChipDebug

Spartan-6 FPGA SP601评估套件的设计咨询主答复记录

描述

设计咨询答复记录是针对当前正在进行的设计非常重要的问题创建的,并且被选择包含在Xilinx警报通知系统中: http//www.xilinx.com/support/myalerts

本设计咨询涵盖Spartan-6 FPGA SP601评估套件,包括随套件提供的参考设计的关键问题。

(Xilinx答复36291) – 初始配置时发生MIG,MPMC,Spartan-6 MCB -Memory故障
(Xilinx答复45011) – Spartan-6的设计咨询 – Bank 2中的BUFPLL LOCK输出始终很高

修订记录
09/25/2012 – 次要更新;没有改变内容
12/13/2011 – 补充记录45011
09/13/2011 – 对标题进行轻微编辑
08/09/2011 – 初步公布,答复记录36291

请登录后发表评论

    没有回复内容