用于PCI Express的AXI桥接器 –  GUI不允许C_AXIBAR2PCIEBAR_#接受64位地址值-Altera-Intel社区-FPGA CPLD-ChipDebug

用于PCI Express的AXI桥接器 – GUI不允许C_AXIBAR2PCIEBAR_#接受64位地址值

描述

发现版本:1.00.a
已解决的版本和其他已知问题:请参阅 (Xilinx答复44969)

C_AXIBAR2PCIEBAR_#属性允许您将AXI地址转换为64位传出TLP地址。选中C_AXIBAR_AS_#复选框时,C_AXIBAR2PCIEBAR_#字段应接受64位地址,但目前仅允许32位地址。

这是IP的已知问题。目前的解决方法是修改MHS文件中的C_AXIBAR2PCIEBAR_#。

修订记录
11/27/2011 – 初始版本

请登录后发表评论

    没有回复内容