LATTICE FPGA ECP5-85系列，lvds接口io是否必须2.5供电吗？-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复3
    只看作者
    最新最热
    • ii1397的头像-ChipDebugii1397徽章-人气大使-ChipDebug等级-LV2-ChipDebug作者0

      Lvds 输出只能用2.5v的vccio，输入可以3.3V。

      7年前
    • yinhk的头像-ChipDebugyinhk等级-LV1-ChipDebug0

      Lvds 的正常接收是和摆幅有关系的。

      7年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面