Virtex-6 FPGA广播连接功能套件 –  Si5324器件的FMC卡参考时钟-Altera-Intel社区-FPGA CPLD-ChipDebug

Virtex-6 FPGA广播连接功能套件 – Si5324器件的FMC卡参考时钟

描述

在Virtex-6 FPGA广播连接套件FPGA广播夹层卡上,Si5324器件主要为载板上的串行收发器提供参考时钟。

Si5324_clkin_sel上使用哪些代码来选择Si5324时钟输入源?

在FPGA的当前版本中,代码00,01和11可用于Si5324_clkin_sel输入端口。

代码00将27 MHz XO连接到Si5324。

代码01还将27 MHz XO连接到Si5324。

代码11将外部视频同步信号连接到Si5324的时钟输入。

此模式已用于实现Spartan-6 SDI演示的同步锁相(请参阅XAPP1076 )。

代码10不是与此夹层卡上的Si5324_clkin_sel输入端口一起使用的有效代码。

请登录后发表评论

    没有回复内容