用于PCI Express的AXI桥接器 – m_axi_arlock和m_axi_arcache连接到AXI写地址通道

描述

发现版本：1.00.a
已解决的版本和其他已知问题：请参阅（Xilinx答复44969）

用于PCI Express的AXI Bridge v1.00a错误地将m_axi_arlock和m_axi_arcache信号连接到AWLOCK和AWCACHE。

注意： “找到版本”列列出了首次发现问题的版本。问题可能也存在于早期版本中，但尚未执行特定测试来验证早期版本。

解

此已知问题的根源是位于以下目录中的axi_pcie_v2_1_0.mpd文件中的拼写错误：

$ XILINX_EDK / HW / XilinxProcessorIPLib / pcores / axi_pcie_v1_00_a /数据/

在axi_pcie_v2_1_0.mpd的第213和214行，应更改错误的分配：

 PORT m_axi_arlock = AWLOCK，DIR = O，BUS = M_AXI 
 PORT m_axi_arcache = AWCACHE，DIR = O，VEC = [3：0]，BUS = M_AXI，ENDIAN = LITTLE 

至：

 PORT m_axi_arlock = ARLOCK，DIR = O，BUS = M_AXI 
 PORT m_axi_arcache = ARCACHE，DIR = O，VEC = [3：0]，BUS = M_AXI，ENDIAN = LITTLE 

修订记录
11/21/2011 – 初始版本