13.2 ISE设计套件 –  Virtex-7 7XCV485T设计在实现布线争用期间可能出错-Altera-Intel社区-FPGA CPLD-ChipDebug

13.2 ISE设计套件 – Virtex-7 7XCV485T设计在实现布线争用期间可能出错

描述

通过在13.2 ISE Design Suite中实现的Virtex-7 485T设计可能会遇到错误。这个问题在ISE Design Suite 13.3中得到修复。

强烈建议Virtex-7 485T Initial ES器件的用户升级到最新软件。在ISE Design Suite 13.3中开始,此问题已修复,无需修补程序。

如果未对最新版本进行软件更新,则此版本可在13.2 ISE Design Suite中实施:

http://www.xilinx.com/txpatches/pub/swhelp/ise13_updates/cr615157_device_7v485t_o61xd_13_2_all.zip

请登录后发表评论

    没有回复内容