LogiCORE IP三态以太网MAC v5.1  – 在13.2中运行7系列示例设计时,目标器件无效-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE IP三态以太网MAC v5.1 – 在13.2中运行7系列示例设计时,目标器件无效

描述

在ISE Design Suite 13.1中生成LogiCORE IP三态以太网MAC v5.1时,示例设计针对的是xc7v285tffg784-1器件。由于此器件不再是有效部件,因此如果示例设计实现脚本在ISE Design Suite 13.2软件中运行,则工具会出错。

如果在ISE 13.2软件中生成LogiCORE IP三态以太网MAC v5.1,则示例设计UCF中的目标部件将更改为7vx485tffg1157-1。

请登录后发表评论

    没有回复内容