13.2 EDK，MPMC – MPMC v6.04.a更改日志在哪里？

6年前发布

480

描述

EDK 13.2中不存在MPMC v6.04.a更改日志。

它的内容应该是什么？

v6.04.a更改日志如下：

更改MPMC的日志

v6.04.a中的更改，在13.2中引入。

注意：除非指定，否则限制和已解决的问题会影响所有先前版本

13.2 – VHDL / Verilog / Netlist源的变化（.vhd，.v，.ngc，.edn）

更新了Spartan-6 / Virtex-6 MIG PHY到MIG版本3.8。

有关MIG更改，支持的FPGA器件，支持的存储器组件和电路板设计信息的更多信息，请参见MIG版本3.61和3.8发行说明。

已解决的问题：

已知问题/限制：

13.2 – 工具接口文件的更改（.mpd）

13.2 – 与核心（.tcl）关联的Tcl脚本文件的更改

13.2 – IP配置GUI（.ui）的变化

[<CR592851>]更新了输出驱动强度的Virtex-6枚举。 RZQ / 6和RZQ / 7的值在GUI中交换。 RZQ / 7 – C_MEM_REDUCED_DRV（0）和RZQ / 6 – C_MEM_REDUCED_DRV（1）。

13.2 – 与核心相关的文档的变化

更新了文档链接，修订历史记录和修复的印刷错误。
[<CR579241>]增加了VFBC关于同时读/写能力的说明。
[<CR595958>]增加了仿真注意事项：明确指出不支持结构仿真（MIG的限制。）在某些顶级语言/仿真器组合中可能需要弱下拉，以便成功完成校准（停止X传播）。）
[<CR606195>]更新了MIG文件的路径位置，以准确反映其实际位置。
[<CR607433>]澄清了Spartan-6 LPDDR RZQ / ZIO推荐的参数/信号组合。 C_MEM_CALIBRATION_SOFT_IP = TRUE，C_MEM_SKIP_IN_TERM_CAL = 1，C_MEM_SKIP_DYNAMIC_CAL = 0，应连接RZQ，ZIO应省略。
[<CR608972>]对MPMC_PLL_Lock输入源添加了特殊限制。必须直接从PLL驱动MPMC_PLL_Lock，为IP提供存储器时钟。如果它们是PLL的输出和MPMC上的输入之间的任何逻辑，则放置和布线DRC将产生实现错误。

评分

欢迎为Ta评分