13.2 EDK,AXI互连 – 级联互连或ID主器件不在ISIM中仿真-Altera-Intel社区-FPGA CPLD-ChipDebug

13.2 EDK,AXI互连 – 级联互连或ID主器件不在ISIM中仿真

描述

在ISIM中使用级联AXI互连或ID宽度大于1的AXI主站进行仿真时,仿真无法正常工作。但是,结构仿真或硬件测试确实可以正常运行。 ModelSim中的仿真也可以正常工作。

我该如何解决这个问题?

出现此问题是因为ISIM未正确地将配置ID向量宽度的参数传递到AXI互连从端口(用于主外设),导致在ISIM仿真期间错误地布线传输。由于上游互连通常具有更宽的AXI ID宽度,因此会影响连接互连。

此问题计划在ISE 13.3软件版本中修复。

请登录后发表评论

    没有回复内容