SPI-4.2 v11.2(AXI) – 在时序仿真中,IDELAYE2输出DATAOUT为仿真开始时的“X”-Altera-Intel社区-FPGA CPLD-ChipDebug