SPI-4.2 v11.2(AXI) – 在时序仿真中,IDELAYE2输出DATAOUT为仿真开始时的“X”Altera_wiki6年前发布170该帖子内容已隐藏,请评论后查看登录后继续评论登录注册FPGAFPGA-CPLDIPxilinx赛灵思
没有回复内容