SPI-4.2 v10.5及更早版本 – 当性能为1.2 Gpbs且TSCLK处于全局时钟时出现时序错误-Altera-Intel社区-FPGA CPLD-ChipDebug