软错误缓解控制器v2.1  – 针对Virtex-6 LX760 -1L时,在PAR和TRCE中保持时间违规-Altera-Intel社区-FPGA CPLD-ChipDebug