LATTICE FPGA ECP5的时钟有什么注意事项？-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复1
    只看作者
    最新最热
    • ii1397的头像-ChipDebugii1397徽章-人气大使-ChipDebug等级-LV2-ChipDebug作者0

      1. 速率要求这个器件手册上有个表。
        如果是差分，输出只有左右bank的A/B支持，输入左右bank的A/B,C/D都支持，上下bank不支持lvds

      2. 带有PCLK的都是全局时钟。

      3. 单端输入只能是A，剩下的B可以当普通io用

      4. 如果你输出时钟是单端的，任何管脚都可以。差分还是用lvds 输出规则，Lvds 输出只能用2.5v的vccio。

      7年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面