软错误缓解控制器 – 我的设计中有多少基本位?-Altera-Intel社区-FPGA CPLD-ChipDebug

软错误缓解控制器 – 我的设计中有多少基本位?

描述

我的设计中有多少基本位?

如果使用任何校正方法(修复,增强修复或替换)进行更正或错误分类更正,BitGen使用“-g essentialbits:yes”选项生成EBC和EBD文件。

有关这些文件的更多信息,请参阅(Xilinx答复41197)

具有“.bgn”扩展名的BitGen报告告诉用户设计中有多少基本位。

查看报告底部的类似于以下内容:

“这个设计在总共33128352(0.62%)中有206786个基本位。”

数字取决于设计和器件尺寸。

基本位的计算应作为SEM IP生成的一部分启用。

有关如何启用基本位生成的说明,请参阅SEM IP产品指南(PG036)。

修订记录

13/12/2012 – 参考SEM文档进行更新。

03/10/2011 – 初始版本

请登录后发表评论

    没有回复内容