描述
当全局时钟用于SPI-4.2源内核时，有几个Virtex-6 MMCM规范和勘误项限制了MMCM属性设置和核心性能：
- Fclkin / DIVCLK> 135MHz，BANDWIDTH = HIGH，见 （Xilinx答复38132）源核心sysclk的BANDWIDTH需要很高才能减少抖动。
- 最大Fvco值（-1，-1L <1200; -2 <1440; -3 <1600）：UG362，第41页
- 当Fclkin> 315MHz时，不能使用DIVCLK = 3或4，见 （Xilinx答复38133）
- 不能使用1,2,3,4或小数值的MULT值，请参阅 （Xilinx答复33849）
解
将更新ISE 13.2中发布的v10.5和v11.2内核以反映以下MMCM属性，以确保将带宽设置为“高”。
在使用1G全局时钟的v10.4和v11.1及更早版本的内核中，需要更新MMCM属性，如下面针对pl4_src_clk.v / vhd中的SysClk所示。
对于较慢的速率，已经设置了MMCM属性，使得带宽将设置为“高”并且不需要更新。
支持的源核心性能和时钟方案
| 速度等级 | <= 900Mbps | 1Gbps的 | 通道1.1Gbps | 1.25Gbps的 | 1.4Gbps |
| -1L | 区域/全球 | NA | NA | NA | NA |
| -1 | 区域/全球 | 仅限区域 | 仅限区域 | NA | NA |
| -2 | 区域/全球 | 仅限区域 | 仅限区域 | 仅限区域 | NA |
| -3 | 区域/全球 | 区域/全球 | 仅限区域 | 仅限区域 | 仅限区域 |
基于源核心的性能和速度等级的MMCM配置和属性
| 性能 | 带宽 | DIVCLK_DIVIDE | CLKFBOUT_MULT_F | CLKOUT0_DIVIDE_F | CLKOUT1_DIVIDE |
| 最高1 Gbps
（MMCM值相同 适用于所有速度） |
高 | 2 | 五 | 2.5 | 五 |
对于特定的频率和速度等级，可能会生成更优的MMCM设置，然后是核心提供的默认设置。
建议使用最新的LogiCORE时钟向导IP为您的特定数据速率生成最佳MMCM实例;看到 （Xilinx答复39432）有关如何使用时钟向导IP为SPI-4.2内核生成MMCM实例化的分步指导。
没有回复内容