SPI-4.2 v10.4 – 使用Synplify并针对Virtex-6器件时出现“错误：NgdBuild：604 ……”

描述

当我使用Synplify定位Virtex-6器件时，SPI-4.2 v10.4示例设计会出现以下错误：

“ERROR：NgdBuild：604 – 类型为’pl4_src_clk’的逻辑块’pl4_src_clk0’无法解析。引脚名称拼写错误导致此错误，EDIF或NGC文件丢失，块名称与EDIF或NGC文件名之间不匹配，或类型名称拼写错误。目标’virtex6’不支持符号’pl4_src_clk’。“

解

计划在ISE Design Suite 13.2中的v10.5 SPI-4.2内核中修复。

在此期间，要解决此错误，您可以对生成的<core_name> /implement/synplify.prj文件进行以下更改：

1）替换以下行：
set_option -technology VIRTEX5
set_option -part XC5VLX50
set_option -package FF676

有以下几行：
set_option -technology VIRTEX6
set_option -part XC6VLX75T
set_option -package FF784

2）对于VHDL设计，请替换以下行：
add_file -vhdl -lib work“../example_design/pl4_snk_clk.vhd”

有以下几行：
add_file -vhdl -lib work“../example_design/pl4_snk_clk.vhd”
add_file -vhdl -lib work“../example_design/pl4_src_clk.vhd”

3）对于Verilog设计，删除以下行：
add_file -verilog“../ example_design/virtex5.v”

4）对于Verilog设计，请替换以下行：
add_file -verilog“../ example_design / pl4_snk_clk.v”

有以下几行：
add_file -verilog“../ example_design / pl4_snk_clk.v”
add_file -verilog“../ example_design / pl4_src_clk.v”