LogiCORE IP万兆以太网PCS / PMA（10GBASE-R）v2.1 – ISE Design Suite 13.1的发行说明和已知问题

描述

本答复记录包含ISE Design Suite 13.1中发布的LogiCORE IP万兆以太网PCS / PMA（10GBASE-R）v2.1核心版本，包括以下内容：

• 一般信息
• 新功能
• 支持的器件
• 已解决的问题
• 已知的问题

有关安装说明，一般CORE Generator已知问题和设计工具要求，请参阅“ IP发行说明指南” ：
http://www.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

解

一般信息

以下是从CORE Generator软件生成的：

• 万兆以太网PCS / PMA（10GBASE-R）核心网表
• 示例设计针对Virtex-6 HXT FPGA的HDL顶层和相关HDL
• 演示测试台，以演示示例设计
• 文档目录包含数据表和用户指南

新功能

• 13.1 ISE软件支持

支持的器件

• 的Virtex-7
• Kintex-7产品
• Virtex-6 HXT（不包括FF1154封装）

已解决的问题

1）CR 553464-对于没有MDIO接口生成的内核， LogiCORE IP万兆以太网PCS / PMA用户指南 （UG692）：
http://www.xilinx.com/support/documentation/ip_documentation/ten_gig_eth_pcs_pma_ug692.pdf
表5-27，configuration_vector位9应用于清除状态向量位[37:22]中的测试模式错误计数。

2）CR 539060-在仿真期间，如果64b66b解码器未被激励，则从PCS状态2寄存器（3.33）读取可能会在BER计数器的位[13：8]中返回值XXXXXX。例如，如果将GTH置于PMA环回并且设置了发送禁用，则会发生这种情况。

3）CR 553899-在仿真期间，将内核设置为PRBS31测试模式生成和检查以及PMA环回设置，可能从测试模式错误计数寄存器（PCS寄存器3.43）的第一次读取将返回所有X.下次读取时，该寄存器应返回实际值。

4）CR 547348- PCS复位寄存器位（寄存器3.0位15）不清除PCS环回使能寄存器位（寄存器3.0位14），也不清除测试模式错误计数寄存器（3.43）。这与IEEE 802.3-2008规范不同。

5）CR 555273-对于没有MDIO接口生成的内核，可能需要切换Configuration_vector位9,138和139两次以清除status_vector中的相应计数器值。一旦删除了错误条件，就可以在完全清除status_vector累加器之前有一些延迟。在删除错误条件之后但在累积最终错误计数之前切换configuration_vector位将导致关联的status_vector位中的非零值，直到执行第二次切换。

6）CR 556253-时序仿真错误实现步骤可能会使xgmii_rx输出引脚放置在xgmii_rx_clk输出的那些输出上存在显着偏差。测试平台在xgmii_rx_clk的上升沿对xgmii_rx输出进行采样，因此这种未对准应该表现为仿真RX数据不匹配和/或测试平台超时。虽然这是通过将引脚添加到通常不是固定输出接口而创建的人为情况，但是将以下两行添加到随核心提供的UCF文件中应该限制XGMII_RX输出的偏差，从而避免此问题：
NET“* xgmii_rxc *”MAXDELAY = 4000ps;
NET“* xgmii_rxd *”MAXDELAY = 4000ps;
另一种方法是将一组输出寄存器添加到xgmii_rx输出并装饰具有IOB = TRUE属性的寄存器。然后，您可能还需要更改测试平台对xgmii_rx输出进行采样的xgmii_rx_clk边缘的极性。

7）CR553078-（仅限Verilog设计）
文件/example_design/gth/v6gth_wrapper_quad.v的第196行不正确。这应该是：

// rx_sync_reset0_r的综合属性shreg_extract为no;

这可以防止来自XST的警告，该警告无法解析原始代码，并且将明确避免将SRL用于重置同步器

已知的问题
（Xilinx答复40897） – LogiCORE IP-Xs见于Modelsim 6.6c功能或时序仿真
（Xilinx答复40555） – LogiCORE IP万兆以太网PCS / PMA（10GBASE-R）v2.1 – 针对7系列器件时偶尔会出现时序错误
（Xilinx答复42675） – LogiCORE IP万兆以太网PCS / PMA（10GBASE-R）v2.1 – 7系列收发器包装 – ISE 13.2中的GTX端口名称更改
（Xilinx答复42849） – 万兆以太网PCS / PMA（10GBASE-R）v2.1 – 为什么在针对Virtex-7或Kintex-7器件时，示例设计在bitgen中失败

（Xilinx答复43703） – 万兆以太网PCS / PMA（10GBASE-R）v2.1 – 更新GTH包装器文件中的RXBUFRESET初始化序列和BUFFER_CONFIG_LANEx属性值