13.1 CORE Generator  – 添加IP存储库的致命错误-Altera-Intel社区-FPGA CPLD-ChipDebug

13.1 CORE Generator – 添加IP存储库的致命错误

描述

单击确定退出管理IP目录后,我收到分段错误或CORE Generator关闭,没有任何消息。

如果用户具有打开的CORE Generator项目,并且IP核心实例在可用存储库中没有匹配的IP,则会发生此问题。如果用户随后将IP添加到用户存储库或添加包含IP的存储库,则打开的项目将与可用存储库不同步并发生故障。

要避免此问题,请在进行IP存储库更改之前关闭所有打开的CORE Generator项目。

此问题已在ISE Design Suite 13.2中修复。

请登录后发表评论

    没有回复内容