SPI-4.2 v11.1  –  7系列时序仿真可能会报告设计中各个模块的HOLD违规-Altera-Intel社区-FPGA CPLD-ChipDebug