SPI-4.2 v11.1 – _pl4_snk_top.v和_pl4_src_top.v模块声明对AXI_SNK_ACLK和AXI_SRC_ACLK使用了错误的端口方向-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面