ISE Design Suite 12 DSP工具（用于DSP的系统生成器）（12.4） – 自述文件

描述

本答复记录包含System Generator for DSP 12.4的发行说明和已知问题。

解

有关其他版本的System Generator for DSP发行说明，请参阅（Xilinx答复29595） 。

本自述文件答复记录包含安装说明和System Generator for DSP 12.4中修复的问题列表。成功安装ISE Design Suite 12.4会将您的设计工具版本号更改为12.4（通过在MATLAB提示符下运行xlVersion进行验证）。

System Generator for DSP 12.4中的发行说明和已知问题

请阅读文档，因为它可以回答您可能遇到的有关功能更改或System Generator for DSP以前版本外观的问题。 System Generator用户指南可以PDF格式访问：
http://www.xilinx.com/ise/optional_prod/system_generator.htm

12.4系统生成器增强功能

有关12.4中新功能的列表和说明，请参阅“ System Generator用户指南” ：
http://www.xilinx.com/ise/optional_prod/system_generator.htm

产品变更通知

从11.2版本开始，AccelDSP综合工具的进一步开发已经停止。您可以继续在ISE Design Suite 11中使用此版本的工具.ISE Design Suite 12中不包含AccelDSP综合工具。

经常问的问题

安装和设置
（Xilinx答复17966） – 安装System Generator for DSP需要什么软件？
（Xilinx答复32257） – 如何安装和配置DSP工具以便在MATLAB中使用？
（Xilinx答复24842） – 如何在一个MATLAB安装的多个版本的System Generator之间切换？
（Xilinx答复32258） – 如何在不重新安装所有ISE设计工具的情况下安装DSP工具？
（Xilinx答复25306） – 哪个版本的System Generator支持最新版本的MATLAB？
（Xilinx答复31095） – 为什么我在执行C MEX S-function’sysgen’时遇到“错误，（mdlTerminate）。来自MEX文件的意外的未知异常”当我仿真我的System Generator模型时？如何正确设置系统环境？
（Xilinx答复33788） – System Generator许可证检查如何工作？

MATLAB和Simulink交互
（Xilinx答复31933） – 为什么在使用Xilinx System Generator模块驱动Simulink Spectrum Scope时，会收到一条错误消息，指出“不允许连续采样时间”？
（Xilinx答复30131） – 为什么从我的网关传递到Simulink模块的采样率与传递给我的System Generator模块的采样率不同？
（Xilinx答复21750） – 当我尝试生成设计时，为什么会收到“xlSimulationRequired”或“引用已清除的变量sysgen_return_status”错误？
（Xilinx答复23000） – 仿真设计时会发生不确定的输入数据（也称为NAN）错误。
（Xilinx答复24616） – 为什么我无法访问System Generator中FDATool中的量化参数？
（Xilinx答复25255） – 为什么我收到一条Simulink消息，指出“使用此数据类型需要定点许可证，但许可证检出失败”？
（Xilinx答复23328） – 推荐的Simulink仿真求解器是什么？使用固定步长求解器时，为什么会看到不正确的行为？
（Xilinx答复32810） – 为什么当我使用“第一帧值”并且延迟为0时使用下采样块时，我的数据不会出现下采样？
（Xilinx答复32856） – 如果我使用Simulink Simulation选项“加速器”，为什么会收到内部错误或看到MATLAB崩溃？

第三方综合工具
（Xilinx答复24273） – 当使用Synplify作为我的综合工具时，我无法生成NGC，比特流，时序分析或硬件循环目标。为什么？
（Xilinx答复31112） – 当我试图从System Generator使用Synplify Pro作为我的综合工具时，为什么会收到“无法执行命令”项目集{Synthesis Tool} {Synplify Pro（VHDL / Verilog）}“”的消息？
（Xilinx答复29170） – 当Synplify用于综合时，为什么在System Generator for DSP生成的HDL仿真开始时会出现仿真不匹配？

一般
（Xilinx答复24257） – 为什么在System Generator for DSP设计中看到一个名为“xlpersistentdff”的实例化寄存器？
（Xilinx答复19599） – JTAG硬件Co-Sim与链中的非Xilinx器件会导致错误。
（Xilinx答复29430） – 为什么在生成模型时收到标准异常错误消息？
（Xilinx答复35474） – 如何在VHDL中仿真我的多时钟域系统生成器设计？

已知的问题
（Xilinx答复39632） – 如何在Windows 7 64位的DSP48 Macro v2.0 GUI中输入多条指令？
（Xilinx答复39739） – FIR编译器v6.1 – 当ratetype = fixed_fractional时，硬件过采样格式始终设置为“采样周期”模式
（Xilinx答复39746） – 如果帮助是在自己的Firefox浏览器中生成的，则在帮助打开时无法关闭对话框，模型或子系统
（Xilinx答复36522） – 如果我的用户名包含非英文字符，为什么在生成过程中会出现错误？
（Xilinx答复36112） – 我的System Generator设计中无法满足时钟使能（CE）网络的时序。
（Xilinx答复34135） – 当我在令牌中选择“新编译目标”时，为什么会出现java异常错误？
（Xilinx答复34287） – 每次仿真模型时内存使用量都会增加，最终会导致MATLAB崩溃。
（Xilinx答复35268） – “错误：可移植性：3 – 此Xilinx应用程序内存不足或遇到内存冲突。”
（Xilinx答复36039） – 为什么我看到Interleaver / Deinterleaver v6.0模块出现仿真不匹配？

仅限Linux

（Xilinx答复32173） – 当我在Linux上运行时尝试在Simulink中打开它时，为什么System Generator模块组会为空？