系统生成器 – 我是否需要明确包含时钟源和时钟使能信号？

描述

我是否需要为我的设计明确包含时钟源和时钟使能信号，还是它们固有的假设？

我看到系统生成器在生成时为我的设计创建了clk_1和ce_1输入，但是你应该包含那些块还是它总是自动完成？

解

在Simulink内部，在System Generator设计中，时钟和时钟使能都不需要作为显式信号。当System Generator将设计编译为硬件时，它使用设计中的采样率来推断出需要什么时钟启用。