LogiCORE IP TPC解码器v1.1  –  IP是否有BER测试平台?-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE IP TPC解码器v1.1 – IP是否有BER测试平台?

描述

是否有针对LogiCORE IP TPC解码器v1.1的BER测试平台?

为TPC解码器提供了一个允许HDL仿真的测试平台。 AWGN的模型是行为模型。

但是,对于IP的BER测试,它使用AWGN模型和TPC代码(64,57)x(64,57)代码,(64,57)x(64,63)代码和(64,57)x (32,26)代码,是在HDL环境中完成的。

请注意,Xilinx无法为最初随IP提供的测试环境提供技术支持。另一个建议是客户选择支持所需器件的替代Xilinx turbo FEC IP内核。

请登录后发表评论

    没有回复内容