描述
当设计包含一个或多个串联的DCM时,我收到类似于以下内容的错误:
错误:放置:1164 – 时钟源组件“DCM_INST1 / DCM_SP”和加载组件“clkgen.I0 / U1_CLK2X_BUFG_INST”已被
约束或锁定在彼此相距太远的两个位置上,这将导致时钟信号不可布线。为了生成一个放置
可以在FPGA编辑器中评估的NCD,请将环境变量XIL_PLACE_DISABLE_MMCM_CLOCK_CHECK设置为1
解
可以通过将DCM和BUFG设置在器件的同一半中来修复此问题,以允许布线。
没有回复内容