System Generator for DSP v12.3  –  FIR Compiler v6.0分离了Blockset GUI中的版本号-Altera-Intel社区-FPGA CPLD-ChipDebug

System Generator for DSP v12.3 – FIR Compiler v6.0分离了Blockset GUI中的版本号

描述

在AXI4模块集下的System Generator 12.3版本中,FIR Compiler v6.0的文本显示存在问题。 GUI显示版本号“6.0”分为两行。 ‘6.’在一行上,然后在下一行显示“0”。这个街区有问题吗?

这是文本显示的问题,但块将正常工作。此问题已在v12.4中修复。

请登录后发表评论

    没有回复内容