12.1 CORE Generator  – “错误:sim  – 组件名称必须与核心名称不同”-Altera-Intel社区-FPGA CPLD-ChipDebug

12.1 CORE Generator – “错误:sim – 组件名称必须与核心名称不同”

描述

当我生成IP内核时,会发生以下错误:

“初始化IP模型……
错误:coreutil – 错误:sim – 组件名称必须与核心名称不同。
错误:sim – 无法初始化IP模型。“

为什么我收到有关组件名称的错误?

在ISE Design Suite 12.1中,为多个IP内核提供了与其内部核心名称相同的默认组件名称。这导致非法的HDL结构和核心综合,并且生成失败。

要更正问题,请更改组件名称。一旦做出这种改变,核心应该生成没有错误。

此问题已在ISE Design Suite 12.2中得到解决。

请登录后发表评论

    没有回复内容